要說清FB-DIMM，我們最好還是先了解一下傳統的Reg-DIMM。我們平常所使用的內存模組是Unb-DIMM(Unbuffered-DIMM，無緩沖DIMM)，Unb與Reg-DIMM的最大區別在于模組上有無寄存器。在高容量模組上，內存芯片數量很多，而且在需要大容量內存的工作場合，內存模組的安插數量也是很多的，這使命令與尋址信號的穩定性受到了嚴峻考驗。

很多芯片組的資料中都說明只有使用Reg-DIMM才能達到標稱的最高內存容量，從這點就能猜到寄存器的作用——穩定命令/地址信號，隔離外部干擾。

498)this.style.width=498;">

在工作時，命令地址信號會先送入寄存器進行“凈化”并進入鎖存狀態，然后再發送至內存芯片，芯片中的數據則不經過寄存器而直接傳向北橋。由于要經過中繼傳輸，所以內存操作的時序也會因此而增加一個時鐘周期，這是它所帶來的一個弊端，但在高端應用中，內存系統的穩定可靠的重要性遠在性能之上，所以Reg-DIMM一般只用于高端市場，并且需要芯片組的支持才行(主要是Reg所引起的時序變化)。

在高端設備中，ECC基本都是必須的，因此市場上的Reg-DIMM也都無一例外的是ECC型模組，雖然也有無ECC的Reg-DIMM設計標準。現在再回頭看看我們常用的Unb-DIMM，就很明白了。它關鍵就少了寄存器，但為什么不稱之為Unregistered-DIMM呢?其實，Buffered與 Registered是Reg-DIMM的兩種工作模式，前者在Reg-DIMM上并不常用，它是以時鐘異步方式工作的，輸出信號的再驅動不與時鐘同步， Registered模式下輸入信號的再驅動則與時鐘同步。

顯然，Buffered模式下的性能要更低一些。不過，從原理上講Registered模式也是一種緩沖操作，只是與時鐘同步而已。在SDRAM的Reg -DIMM上，Buffered與Registered模式通過REGE信號控制，但到了DDR SDRAM-DIMM時代，可能由于性能的原因Buffered模式被取消了。

好，簡要介紹完Reg-DIMM，我們再看看FB-DIMM。從下面這張FB-DIMM系統結構圖上可以看出很多新的設計。

與傳統的Reg-DIMM只是在Unb-DIMM上加裝寄存器、PLL等元件而成的方法不一樣，FB-DIMM與同級的普通Unb-DIMM有了很大的變化。首先，DIMM與內存控制器之間的數據與命令的傳輸不再是傳統的并行線路(ECC時數據線路至少需要72條)，FB-DIMM是采用了類似于PCI-Express的串行接口多路并聯的設計，目前的設計是上行 10路并聯(位寬10bit)，下行14路并聯(位寬14bit)，數據傳輸以串行的方式。

另外，從圖中還可以看出，每個DRAM芯片不再直接與內存控制器進行數據交換，事實上，除了時鐘信號與系統管理總線的訪問(主要與SPD打交道)，其他的命令與數據的I/O都要經過位于DIMM上的內存緩沖器(Memory Buffer)的中轉，這可能就是全緩沖(Fully Buffered)這一叫法的來歷。

有人可能會問，為什么FB-DIMM要做如此大的改動呢?原因在于傳統的并行連接的方法已經不適應高容量、高頻率的應用需求，從下圖中我們能發現目前這種連接方式的缺陷。

498)this.style.width=498;">

短線連接方法不利于在頻率提高的過程中提高通道內芯片容積

目前的DIMM采用的是一種“短線連接”(Stub-bus)的拓撲結構，這種結構中，每個芯片與內存控制器的數據總線都有一個短小的線路相連，這樣會造成電阻抗的不繼續性，從而影響信號的穩定與完整，頻率越高或芯片數據越多，影響也就越大。

因此日后隨著時鐘頻率的提高這種結構對內存通道內的芯片數量的限制作用也越來越大，在1999年，每個內存通道可以容納140個內存芯片，而到了今年則下降到了70個，預計到2007年會進一步下降到20個左右。雖然對于普通的PC機，這種限制所產生的影響基本感覺不到，但這與企業級平臺對內存子系統的容量需求不斷高速提升(相對于普通PC機)的發展方向是背道而馳的。

498)this.style.width=498;">

傳統內存子系統與應用需求間的容量差距逐年增加

在FB-DIMM架構中，每個DIMM上的緩沖區是相互串聯的，之間為點對點的連接方式，數據會在經過第一個緩沖區后傳向下一個緩沖區，這樣，第一個緩沖區與內存控制器之間的連接阻抗就能始終保持穩定，從而有助于容量與頻率的提升。

　498)this.style.width=498;">

點對點的連接解決了“短線連接”所帶來的困擾

另外，因為采用了串行傳輸的設計，使得FB-DIMM的引腳數大為減少，下表就是FB-DIMM的預計引腳數與基本的分配：

信號類型	差分信號	引腳數
數據（往DIMM方向）	10	20
數據（往控制器方向）	14	28
所有的高頻信號引腳數	48個
電源引腳數	6個
接地引腳數	12個
共享信號（如時鐘）引腳數	3個（大約）
引腳總數	約69個

要知道，目前的DDR-2 Reg-DIMM的引腳數為240個，與之相比，FB-DIMM還不到后者的1/3。而且，串行信號的大量采用也使得對同步的要求大大簡化(但仍需要數據塊的同步)，有助于提高布線設計的效率并降低電路板設計的難度。

498)this.style.width=498;">

FB-DIMM與DDR2 Reg-DIMM之間的主板布線比較，顯然FB-DIMM的布線要簡單得多

接下來，其他的好處也接踵而至。基于以上特點，FB-DIMM內存子系統相對于現有的DDR2內存子系統具備了很大的優勢。由于串行連接，可以用更少的引腳建立更多的內存通道，也是由于串行連接，還可以使通道內的芯片容積得以大幅度的增加，從而擴大了內存子系統的容量。

498)this.style.width=498;">

FB-DIMM與傳統DDR2系統之間的最大容量與帶寬比較

那么，FB-DIMM的性能表現將會如何呢?通過Intel的模擬分析表明，FB-DIMM由于全緩沖的設計，在低帶寬應用時，潛伏期會比DDR2系統長，但隨著容量與帶寬需求的增加，潛伏期反倒漸漸成為了FB-DIMM的優勢，而且帶寬越大，這就優勢也就越明顯，從而證明FB-DIMM非常適合用于高端系統的內存體系。

498)this.style.width=498;">

FB-DIMM與DDR2系統的潛伏期/帶寬坐標圖，從中可以看出，帶寬需求越高，FB-DIMM的優勢越明顯